Avec l'annonce de la sortie de l'Arduino Cinque par SiFive, le matériel à code ouvert rencontre l'architecture de jeu d'instructions (ISA) à code ouvert. La Cinque est en effet une carte de développement qui utilise une ISA RISC-V.

Après le HiFive1 proposé à 59 $ fin 2016, la Cinque est la seconde carte de développement basée sur RISC-V que lance SiFive.

Seuls quelques prototypes de l'Arduino Cinque ont été vus lors de la Maker Faire Bay Area en mai dernier. Il semble que la carte exploite un Freedom E310 de SiFive, un SoC (système sur puce) personnalisable, lequel dérive du CPU E31 Coreplex avec son cœur RV32IMAC à 32 bits. Le Freedom E310 est annoncé comme le microcontrôleur le plus rapide du marché, avec 320 MHz au compteur.

L'Arduino Cinque incorporera aussi le Wi-Fi et le Bluetooth grâce à l'intégration de la puce hybride Wi-Fi/Bluetooth ESP32 d'Espressif.

En vitesse... les caractéristiques préliminaires de la Cinque.

Freedom E310 :
  • CPU E310 Coreplex (cœur RV32IMAC à 32 bits)
  • Fréquence de fonctionnement : 320 MHz
  • Cache d'instructions L1 de 16 Ko
  • Bloc mémoire SRAM de 16 Ko de données
  • Multiplication et division câblées
  • Module de débogage
  • Mémoire non volatile programmable une fois (OTP)
  • Oscillateurs et PLL sur la puce
  • Périphériques : UART, QSPI, PWM et minuteries
  • Mode attente à faible consommation.

Spécifications du jeu d'instructions RV32IMAC :
  • Jeu d'instructions entières de base RV32I, version 2.0
  • Extension standard M (multiplication et division d'entiers), version 2.0
  • Extension standard A (instructions atomiques, version 2.0)
  • Extension standard C (instructions comprimées, version 1.9)
  • Spécification ISA RISC-V Privileged, version 1.9.1
  • Prise en charge de débogage externe RISC-V, version 0.11. 

La fondation RISC-V a beaucoup travaillé à faire connaître les idées et les avantages de l'ISA à code ouvert, en proposant régulièrement des ateliers, en participant à des conférences et en collaborant avec les universités et l'industrie. La fondation a aussi travaillé avec les chercheurs de l'université de Princeton (New Jersey) pour traquer les défauts de l'ISA, en particulier dans les applications à hautes performances de l'ISA RISC-V dans lesquelles une violation des règles d'attribution de la mémoire était apparue. Le groupe a présenté ses conclusions en avril dernier lors de la 22e conférence internationale de l'ACM sur l'assistance architecturale dans les langages de programmation et les systèmes d'exploitation (ASPLOS).