Les routeurs, les commutateurs et les cartes de ligne ont besoin d'une bande passante plus large, d'une densité de ports et d'une connectivité jusqu'à 800 Gigabit Ethernet (GbE) pour gérer l'escalade du trafic des centres de données induite par la 5G, les services cloud, et les applications d'intelligence artificielle (IA) et d'apprentissage automatique (ML pour Machine Learning). Pour fournir une bande passante plus élevée, ces conceptions doivent surmonter les problèmes d'intégrité du signal associés à la migration générale vers la connectivité SerDes (Sérialiseur/Dé-sérialiseur) PAM4 112 Gbits/s, nécessaire pour prendre en charge les fibres optiques enfichables, les fonds de panier systèmes et les processeurs de paquets les plus récents. Ces défis peuvent désormais être relevés grâce à la solution PHY (couche physique) 1,6 Tbits/s et faible consommation la plus compacte du marché, proposée par Microchip Technology Inc. avec son META-DX2L PM6200 qui réduit la consommation par port de 35% par rapport à son prédécesseur PAM4 56 Gbits/s, le META-DX1, première solution PHY de niveau Térabit du secteur.
 
« Le secteur est en train de passer à un écosystème PAM4 112G pour la commutation haute densité, le traitement des paquets et l'optique, » déclare Bob Wheeler, Analyste en Chef Réseaux chez The Linley Group. « Le META-DX2L de Microchip est optimisé pour répondre à ces besoins en reliant les cartes de ligne aux tissus de commutation et aux optiques multi-débits pour assurer une connectivité 100 GbE, 400 GbE et 800 GbE. »
 

PHY Ethernet META-DX2L: un dispositif de classe de température industrielle

Grâce à sa bande passante haute densité de 1,6 Tbits/s, son encombrement réduit, sa technologie SerDes PAM4 112G, et sa prise en charge de débits Ethernet allant de 1 à 800 GbE, le PHY Ethernet META-DX2L de Microchip est un dispositif de classe de température industrielle, qui offre la polyvalence de connectivité nécessaire pour maximiser la réutilisation de conceptions dans des applications de type « retimer » (re-synchroniseur), « gearbox » (changeur de débit), « reverse gearbox » (changeur de débit inverse), ou multiplexeur 2 à 1 sans collisions. Les fonctions « crosspoint » (croisement) et « gearbox » hautement configurables exploitent toute la bande passante E/S d'un commutateur pour permettre les connexions flexibles indispensables aux cartes multi-débits qui prennent en charge une large gamme de fibres optiques enfichables.
 
Le SerDes PAM4 basse consommation du PHY lui permet de prendre en charge les débits d'interface d'infrastructure de nouvelle génération pour les centres de données Cloud, les clusters de calcul IA/ML, la 5G, et l'infrastructure des opérateurs de télécommunications, qu’il s’agisse de câbles en cuivre longue portée à connexion directe (DAC), de fonds de panier ou de fibres optiques enfichables.

« Pour la génération 56G, nous avons introduit le premier PHY Térabit du secteur, le META-DX1, et maintenant nous continuons avec une solution 112G tout aussi transformatrice, qui offre les capacités dont les concepteurs système ont besoin pour résoudre les nouveaux défis que posent aujourd’hui les centres de données Cloud, les réseaux 5G et la montée en puissance du calcul IA/ML, » a déclaré Babak Samimi, Vice-Président de la division Communications de Microchip. « En offrant jusqu'à 1,6 Tbits/s de bande passante au sein d'une architecture basse consommation, et ce dans le plus petit encombrement, le PHY META-DX2L double la bande passante des solutions précédentes sur le marché, tout en fixant une nouvelle norme d'efficacité énergétique. »
 

Points forts

Le META-DX2L est proposé dans le plus petit boîtier du marché, 23 x 30 mm, ce qui permet le gain de place nécessaire pour proposer les densités de ports de carte de ligne que demandent les hyperscalers et les développeurs système. Les points forts du produit sont :
  • PHY 2x 800 GbE, 4x 400 GbE et 16x 100/50/25/10/1 GbE
  • Prise en charge des débits Ethernet, OTN et Fibre Channel
  • Prise en charge de débits propriétaires pour les applications IA/ML
  • Le multiplexeur intégré 2 à 1 sans collisions permet des architectures offrant haute disponibilité et protection
  • Croisement hautement configurable prenant en charge les services multi-débits sur n'importe quel port
  • Latence constante, permettant le PTP IEEE 1588 Classe C/D au niveau système
  • Terminaison FEC, suivi et conversion entre différents débits d'interface
  • 32 SerDes PAM4 112G à longue portée (LR) programmables pour optimiser la puissance par rapport aux performances
  • Prise en charge des câbles DAC, y compris auto-négociation et apprentissage de la liaison
  • Plage de température industrielle, permettant des déploiements en extérieur
  • Kit de développement logiciel (SDK) complet avec capacités de mise à niveau sans coupure et redémarrage à chaud, compatible avec le SDK META-DX1 éprouvé sur le terrain
 
Microchip fournit un ensemble complet de garanties de conception, de modèles de référence et de cartes d'évaluation, pour aider ses clients à construire des systèmes utilisant les dispositifs META-DX2L. En plus de la technologie Ethernet PHY, Microchip apporte également aux fournisseurs de systèmes une solution complète comprenant des FPGA PolarFire®, le PLL haute performance ZL30632, des oscillateurs, des régulateurs de tension et d'autres composants qui ont été pré-validés au niveau système avec le META-DX2L pour accélérer la mise en production des conceptions.