Nouvelle Start-up RISC-V Créée par des ArchitectesIntel
Une nouvelle start-up RISC-V, AheadComputing Inc., a été créée par quatre ingénieurs chevronnésde l'Advanced Architecture Development Group (AADG) d'Intel basé à Portland en Oregon.
Une nouvelle start-up RISC-V, AheadComputing Inc., a été créée par quatre ingénieurs chevronnés de l'Advanced Architecture Development Group (AADG) d'Intel basé à Portland en Oregon. Peter Clarke, journaliste chez eeNews Europe, déclare que la société, fondée en Juillet 2024, a pour objectif de développer RISC-V core IP, pour se positionner comme nouveau candidat dans le paysage compétitif des semi-conducteurs.
Clarke rapporte que le lancement de AheadComputing arrive peu après l'annonce d'Intel d'une sensible réduction de la masse de travail, avec des plans de renvoyer approximativement 15% de ses employés au niveau global, soit un total d'environ 15,000 postes.
Actuellement, AheadComputing se situe dans les premières étapes d'exploration d'opportunités de marché, de relations d'investisseurs, et de faisabilité technique pour ses offres. Néanmoins, la société n'a pas dévoilé de détails quant à sa stratégie de financement.
Note de l'éditeur : Notre collègue Peter Clarke a d'abord publié cet article pour EENews Europe, une publication du réseau Elektor.
Clarke rapporte que le lancement de AheadComputing arrive peu après l'annonce d'Intel d'une sensible réduction de la masse de travail, avec des plans de renvoyer approximativement 15% de ses employés au niveau global, soit un total d'environ 15,000 postes.
Équipe de Direction
L'équipe de direction de AheadComputing bénéficie d'une expérience cumulée de 80 ans dans la conception des microprocesseurs:- Debbie Marr, CEO, initialement membre d'Intel et architecte en chef chez AADG, apporte plus de 33 ans d'expérience chez Intel.
- Jonathan Pearce, architecte en microprocesseur avec un mandat de 22 ans chez Intel, tenait le rôle d'ingénieur principal et architecte CPU.
- Srikanth Srinivasan, architecte ayant dirigé les équipes CPU de premier et de second plan chez AADG.
- Mark Dechene, un autre architecte microprocesseur chevronné, ayant servi comme ingénieur principal chez Intel, encadrant l'équipe de l'architecture d’exécution de la mémoire pendant ses 16 ans dans la société.
Plus sur RISC-V
Êtes-vous intéressé par plus de contenu lié à l’architecture ? Consultez ces ressources Elektor :- Qu´est-ce que RISC-V?
- Programmation RISC-V en langage Assembleur
- Pour débuter avec le MCU RISC-V de l´ESP32-C3
- Construisez votre propre contrôleur RISC-V
Note de l'éditeur : Notre collègue Peter Clarke a d'abord publié cet article pour EENews Europe, une publication du réseau Elektor.
Je m'abonne
Abonnez-vous à la balise thématique RISC-V pour être averti dès qu'une information relative à ce sujet sera publiée par Elektor !