Les premiers FPGA SoC à architecture RISC-V du marché apportent le temps réel à Linux, laissant aux développeurs une grande liberté pour innover sur des systèmes faible consommation, sûrs et fiables
Microchip, par l’intermédiaire de sa filiale Microsemi Corporation, annonce l’expansion de son écosystème Mi-V en dévoilant l’architecture d’une nouvelle classe de FPGA SoC, lors de la conférence « RISC-V Summit », les 4 et 5 décembre prochains. La nouvelle famille associe la famille de FPGA PolarFireTM milieu de gamme, affichant la plus faible consommation du marché, avec un sous-système microprocesseur complet, basé sur l’architecture ISA RISC-V, ouverte et libre de redevances.
Points clés :
- Les démonstrations lors de la conférence « RISC-V Summit » (4 et 5 déc) montreront les avantages de sa taille, sa puissance et ses performances
- Intègre le sous-système processeur de la puce-système PolarFire avec logique programmable
- La nouvelle classe de FPGA SoC permet le comportement déterministe en temps réel sur une plateforme Linux riche
- Le programme « Mi-V Embedded Experts » aide les clients du monde entier à mettre en œuvre des puces-systèmes SoC PolarFire
Microchip, par l’intermédiaire de sa filiale Microsemi Corporation, annonce l’expansion de son écosystème Mi-V en dévoilant l’architecture d’une nouvelle classe de FPGA SoC, lors de la conférence « RISC-V Summit », les 4 et 5 décembre prochains. La nouvelle famille associe la famille de FPGA PolarFireTM milieu de gamme, affichant la plus faible consommation du marché, avec un sous-système microprocesseur complet, basé sur l’architecture ISA RISC-V, ouverte et libre de redevances.
Annoncée au cours de la conférence « RISC-V Summit » à Santa Clara en Californie (États-Unis), la nouvelle architecture de circuit SoC PolarFire apporte aux plateformes Linux la capacité de multitraitement asymétrique (AMP) déterministe en temps réel, dans un groupe cohérent de processeurs centraux (CPU) multi-cœurs. L’architecture SoC PolarFire, développée en collaboration avec SiFive, intègre un sous-système mémoire L2 de 2 Mo, qui peut être configuré comme mémoire cache, mémoire bloc-notes ou mémoire d’accès direct. Les développeurs peuvent ainsi mettre en œuvre des applications embarquées déterministes en temps réel simultanément avec un système d’exploitation riche, pour un grand nombre d’applications avec des contraintes d'espaces et thermiques, sur les systèmes IoT collaboratifs en réseau.
Dans un nouveau contexte régi par la convergence 5G, l’apprentissage automatique et l’Internet des Objets (IoT), les développeurs d’applications embarquées ont plus que jamais besoin de la richesse des systèmes d’exploitation basés sur un noyau Linux. Ils doivent respecter les exigences système déterministes dans des environnements de développement avec de plus en plus de contraintes d’espaces et thermiques, en consommant le moins d’énergie possible, tout en respectant par ailleurs des exigences de sécurité et de fiabilité.
